

CHUYÊN ĐỀ HỆ ĐIỀU HÀNH MODERN OS

Phân Tích Chi Tiết Nguyên Lý Hệ Điều Hành

Bảo Vệ Bộ Nhớ | Kiến Trúc Server vs Desktop | Tối Ưu I/O | RTOS & Tính Định Hạn

Phần 1: Cơ Chế Bảo Vệ Bộ Nhớ

Phân cấp đặc quyền Ring, Ma trận truy cập (Access Matrix) & Bảo vệ cấp Phân trang
(Intel SDM Vol 3A & Silberschatz Ch.9/17)

1.1 Ring Protection & Domain Access

Phân Cấp Mức Đặc Quyền (Ring 0 / Ring 3)

Ring 0 (Kernel Mode): Thực thi toàn bộ tập lệnh phần cứng và truy cập RAM trực tiếp mà không gặp rào cản.

Ring 3 (User Mode): Bị hạn chế các chỉ thị nhạy cảm. Yêu cầu I/O bắt buộc phải qua `SYSCALL` để chuyển ngữ cảnh sang Ring 0.

Domain of Protection & Access Matrix


Domain: Tập hợp các cặp `<đối tượng, quyền truy cập>` gắn liền với tiến trình theo thời gian thực.

Access Matrix: Quản lý phân quyền Read/Write/Execute giữa Tiến trình (Domain) và Tài nguyên hệ thống (File, RAM, Port).

🔧 1.2 Paging Mechanics & Hardware Trap

Bảo Vệ Cấp Trang (Intel Protection Bits)

- ✓ **MMU & Page Table Bits:** Sử dụng các bit thuộc tính trong bảng phân trang: *Present (P)*, *Read/Write (R/W)*, *User/Supervisor (U/S)*, và *NX (No-Execute) Bit*.
- ✓ **Bẫy phần cứng (Hardware Trap):** Kích hoạt ngay khi Ring 3 ghi vào trang thuộc Kernel (Ring 0) hoặc thực thi mã trên trang dữ liệu.
- ✓ **Xử lý ngoại lệ:** CPU phát ra `#PF (Page Fault)`, Kernel chấm dứt ngay tiến trình bằng lỗi *Segmentation Fault*.



Phần 2: So Sánh Server OS vs Desktop OS

Kiến trúc nhân, Quản lý tài nguyên & Tối ưu hóa hiệu năng (Silberschatz Ch.1, Stallings Ch.2 & RHEL Docs)

2.1 So Sánh Server OS & Desktop OS

Tiêu Chí Phân Tích	Desktop OS (Win 11 / Workstation)	Server OS (Windows Server / RHEL)
Mục tiêu lập lịch CPU	Tối ưu thời gian phản hồi (Low Latency) cho ứng dụng Foreground	Tối ưu tổng lượng công việc (High Throughput) cho Background Services
Quản lý bộ nhớ RAM	Ưu tiên Caching cho giao diện GUI, ứng dụng cá nhân	Dành tối đa RAM cho Buffer Cache, Database & Virtualization (KVM)
Hỗ trợ phần cứng	1 CPU Socket, tối đa 128GB - 512GB RAM, không hỗ trợ ECC	Multi-Socket CPU (NUMA architecture), hàng TB RAM ECC sửa lỗi
Khả năng duy trì (Uptime)	Khởi động lại thường xuyên khi nâng cấp/cập nhật phần mềm	Hỗ trợ vá lỗi Kernel trực tiếp (Live Kernel Patching) không reboot

2.2 Tối Ưu Hóa Nhân (Kernel Tuning)



RHEL Tuning Profiles

Sử dụng `tuned-adm` điều chỉnh thông số TCP buffer, Swappiness và CPU governor phù hợp từng loại tải trọng.



NUMA Awareness

Server OS phân bổ RAM cục bộ theo từng Socket CPU (Non-Uniform Memory Access) nhằm giảm độ trễ bus inter-socket.



Concurrent Connections

Tối ưu hóa Network Stack cho phép xử lý hàng triệu kết nối đồng thời với kích thước TCP Window tùy chỉnh linh hoạt.

Phần 3: Tối Ưu Nút Thắt Cổ Chai I/O

Giải quyết bất đồng tốc độ CPU - Storage bằng Caching, Buffering & Disk Scheduling
(Silberschatz Ch.11/12 & OSTEP)

3.1 Thuật Toán Định Thời Đĩa

SSTF (Shortest Seek Time First): Ưu tiên chọn yêu cầu gần vị trí đầu đọc nhất, tuy nhiên dễ gây hiện tượng *Starvation* đối với các sector ở xa.

SCAN (Elevator Algorithm): Đầu đọc di chuyển tuần tự từ đầu đến cuối đĩa và đảo chiều, giúp đảm bảo tính phân phối đều cho các yêu cầu I/O.

C-SCAN (Circular SCAN): Di chuyển theo một chiều cố định và quay về đầu đĩa ngay lập tức, đem lại thời gian chờ đợi có độ đồng đều cao nhất.



3.2 Kernel I/O Subsystem & Caching



Page Cache & Write-Back

Tận dụng RAM nhàn rỗi làm Page Cache. Cơ chế **Write-Back** ghi tạm vào RAM và đồng bộ xuống đĩa bất đồng bộ ở background.



Prefetching & Read-Ahead

Phát hiện mẫu truy cập tuần tự (Sequential I/O) và chủ động đọc trước các khối dữ liệu tiếp theo vào RAM trước khi ứng dụng yêu cầu.



Asynchronous & Non-blocking I/O

Cho phép tiến trình phát lệnh đọc/ghi đĩa rồi tiếp tục thực thi công việc khác thay vì bị rơi vào trạng thái nghẽn (Blocked).


Phần 4: RTOS & Tính Định Hạn

Hard/Soft Real-Time, Lập lịch RM/EDF & Tránh Đảo ngược Độ ưu tiên (Liu J.W., FreeRTOS & QNX Docs)

4.1 Tính Định Hạn (Determinism) & WCET

Khái Niệm Cốt Lõi Trong RTOS

- ✓ **Tính định hạn (Determinism):** Đảm bảo thời gian phản hồi hệ thống chính xác tuyệt đối trong phạm vi dự đoán được.
- ✓ **Chỉ số WCET (Worst-Case Execution Time):** Thiết kế RTOS bắt buộc dựa trên thời gian thực thi tệ nhất thay vì tốc độ trung bình.
- ✓ **Hard vs Soft Real-Time:** *Hard Real-Time* (Phanh ABS, Tên lửa) vi phạm Deadline = Thảm họa; *Soft Real-Time* (Livestream) = Giảm trải nghiệm.



4.2 Thuật Toán Lập Lịch Real-Time

Rate-Monotonic Scheduling (RMS)

Lập lịch tĩnh (Static Priority): Tác vụ có chu kỳ (Period) càng ngắn sẽ được gán mức ưu tiên càng cao.

Đơn giản, tin cậy, tối ưu cho các hệ thống vi điều khiển có các tác vụ định kỳ cố định.

Earliest-Deadline-First (EDF)

Lập lịch động (Dynamic Priority): Tác vụ có thời hạn chót (Deadline) gần nhất sẽ được gán ưu tiên cao nhất.

Tối ưu tài nguyên, có thể đạt xấp xỉ 100% hiệu suất CPU mà vẫn không trễ hạn chót.

⚠ 4.3 Interrupt Latency & Priority Inversion



Interrupt Latency

Thời gian từ khi xuất hiện ngắt phần cứng đến khi Trình xử lý ngắt (ISR) thực thi được tối thiểu hóa ở mức microsecond.



Priority Inheritance (PIP)

Nâng tạm thời độ ưu tiên của tiến trình thấp lên bằng tiến trình cao đang chờ Mutex, tránh bị tiến trình trung bình chiếm CPU.



Priority Ceiling (PCP)

Gán mức trần ưu tiên cố định cho Mutex, ngăn chặn triệt để rủi ro Deadlock và giới hạn thời gian chờ tối đa cho tác vụ.

5. Tài Liệu Tham Khảo Hàn Lâm

5.1. Cơ Chế Bảo Vệ Bộ Nhớ

Silberschatz et al. (2018): Ch.9 (Main Memory) & Ch.17 (Protection)

Intel® 64 & IA-32 SDM: Vol 3A Ch.5 (Protection, Ring 0/3, Page-Level Protection)

5.2. Server OS vs Desktop OS

Silberschatz et al. (2018): Ch.1 (Introduction - Server Systems)

Stallings, W. (2018): Ch.2 (OS Overview - Resource Management & Live Patching)

5.3. Tối Ưu Nút Thắt Cổ Chai I/O

Silberschatz et al. (2018): Ch.11 (Mass Storage) & Ch.12 (I/O Systems)


OSTEP (Arpaci-Dusseau): Hard Disk Drives, Prefetching & Page Caching

5.4. RTOS & Tính Định Hạn

Liu, J. W. (2000): Real-Time Systems (Hard/Soft RT, WCET)

FreeRTOS & QNX Docs: Determinism, Interrupt Latency & PIP/PCP Protocols

Image Sources



<https://www.engineersgarage.com/wp-content/uploads/2016/07/ArticleImage-12104-1.png>

Source: www.engineersgarage.com



<https://www.hammfg.com/files/products/h1/h12442u42-newdoor-shadow.jpg?v=1784731078>

Source: www.hammfg.com



<https://kawasakirobotics.com/tachyon/2026/06/L1000139.jpg>

Source: kawasakirobotics.com